中性子検出器信号処理用ＦＡＤＣを用いた炉雑音の解析

抄録

500MHzFPGA搭載型FADC(Flash Analog to Digital Converter)は波形をデジタイズし保存することができる装置であるが、本装置を使用し炉雑音の解析を行った。このFADCは波形データを2ns毎にplotし、自身で基盤の論理回路をVHDL言語を使い書き換えることが可能である。 高速炉の未臨界領域において中性子を高速に測定するため、炉雑音解析専用FADCのプログラムをVHDL言語で書き換え作成し、そこから得られたデータを解析し高速炉の未臨界領域の解析を行う。 発表ではそれらの詳細・結果について報告する。