高速信号で電源用バイパスキャパシタに代わる伝送線路型電源の検討

抄録

GHz高速伝送回路では基板上のICからICにつなげる伝送線路の伝送時間t_pdはパルス立ち上がり時間t_rに比べ、非常に長い時間になってきた。t_pd間、伝送路に流れる電荷量QはQ=it_pd=V_ddt_pd/(Z₀+Z_on)となる。ここでZ₀は線路の特性インピーダンス、Z_onはドライバトランジスタのオン抵抗である。電源グランドはレシーバ負荷に対応する前に、これらの電荷のチャージとディスチャージをしなければならない。即応性のある電源グランドは、信号線路t_pd以上の長さを持ち、Z₀より小さな特性インピーダンスZ_pを持つ電源グランドをペアとする伝送線路をドライバにつなげればQに対応する即応性のある電源が得られる。そこで、ドライバ・レシーバ間の高速伝送に関する電源線路の特性を調べるために2〔ns〕の立ち上がり時間のトランジスタに接続したマイクロストリップ線路（共に差動用、シングルエンド用）において、電源グランドの揺らぎ、伝送線路の送端・受端波形を観測することにより、高速デバイス採用時の基板設計の最適なありかたを導くことを目的とする。