エレクトロニクス実装学術講演大会講演論文集
第25回エレクトロニクス実装学術講演大会
セッションID: 9A-02
会議情報

第25回エレクトロニクス実装学術講演大会
高速デジタル回路におけるAC結合回路の最適グラウンドクリアランスサイズの簡易計算式の提案とアイ・パターンの解析
*奈良 茂夫
著者情報
会議録・要旨集 フリー

詳細
抄録
高速回路の伝送特性を改善する設計手法として、AC結合回路などのチップ部品のパッド直下のグラウンド面をクリアランスにする技術が知られている。クリアランスサイズの変化と伝送特性の変化に着目し、最適なクリアランスサイズを求める簡易計算式を提案した。また、モーメント法と回路シミュレーションを用いて、クリアランスの有り無しにおけるアイ・パターンの違いを比較検討した。
著者関連情報
© 2011 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top