抄録
近年のLSIの低電圧化・高速化により電源インピーダンスを低減することが必要となってきた。電源インピーダンスを低減する手法としてデカップリングキャパシタなどを用いるが、電源インピーダンスはパッケージのインダクタとチップのキャパシタの並列共振ピークが生じる。本研究ではその反共振ピークを考慮した上で、電源インピーダンスの目標値をチップの消費電流から決める周波数特性を持つターゲットインピーダンスの精度向上をはかった。解析モデルを構築し、電源インピーダンスがターゲットインピーダンスを超えると電源ノイズが大きくなり、アイパターンが悪化することを確認した。