An Improved Quad Itoh-Tsujii Algorithm for FPGAs

V.R. Venkatasubramani; N. Murali; S. Rajaram

doi:10.1587/elex.10.20130612

この記事には本公開記事があります。本公開記事を参照してください。
引用する場合も本公開記事を引用してください。

An Improved Quad Itoh-Tsujii Algorithm for FPGAs

V.R. Venkatasubramani, N. Murali, S. Rajaram

著者情報

キーワード: Field-programmable gate-array (FPGA)-based designs, Quad Itoh-Tsujii Algorithm (QITA), Lookup Table (LUT)

ジャーナルフリー早期公開

論文ID: 10.20130612

DOI https://doi.org/10.1587/elex.10.20130612

この記事には本公開記事があります。

The final version of this article is now available: Vol. 10 (2013), No. 18 pp. 20130612-20130612

詳細

抄録

In this paper, we propose an improved quad Itoh-Tsujii algorithm to compute multiplicative inverse efficiently on Field-programmable gate-arrays (FPGA) platforms for binary fields generated by irreducible trinomials. Efficiency is obtained by eliminating the precomputation steps required in conventional quad-ITA (QITA) scheme. Experimental results show that the proposed architecture improves the performance on FPGAs compared to existing techniques.

責任著者(Corresponding author)

J-STAGEへの登録はこちら（無料）