IEICE Electronics Express
Online ISSN : 1349-2543
ISSN-L : 1349-2543

この記事には本公開記事があります。本公開記事を参照してください。
引用する場合も本公開記事を引用してください。

High Speed DC-DC Dead Time Architecture
Jani JärvenhaaraHans HerzogSami SipiläJing TianIgor M. FilanovskyNikolay T. Tchamov
著者情報
ジャーナル フリー 早期公開

論文ID: 12.20150662

この記事には本公開記事があります。
詳細
抄録
A novel and simple solution for adjusting dead time in high speed DC-DC converters is proposed. The usual dead time adjustment of DC-DC converters through feedback control has limited speed. For the high speed converters extra circuitry and delays in the feedback should be minimized. A 240MHz DC-DC converter with the presented dead time circuit is designed on low-voltage fast CMOS process.
著者関連情報
© 2015 by The Institute of Electronics, Information and Communication Engineers
feedback
Top