CMOSデジタル回路における基板雑音の伝搬特性解析と実測評価

抄録

高性能AD混載LSIの設計には、論理回路のスイッチング動作時に発生する基板雑音のシリコン基板中の伝搬特性の解析が不可欠である。本報告では、基板雑音評価チップに搭載したCMOS論理回路雑音源の等価回路と、チップ内のグラウンド配線を含むF行列基板等価回路モデルを用いて、基板雑音の発生および伝搬解析をおこなった。同チップの基板雑音の実測結果と解析結果を比較し、両者の基板雑音波形および理論回路からの距離による雑音強度の減衰効果が良く一致すること、また基板雑音強度のピーク値はおよそ15%以内で一致すること、を確認した。