CMOS増幅回路の最適化設計の検討とAB級増幅回路構成の有用性(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

抄録

CMOS増幅回路の目標周波数帯域に対するバイアス電流とトランジスタ寸法の最適化設計を行うための基礎検討として、基本的な差動増幅回路においてトランジスタの動作領域を分けながら、これらの関係を検討した結果、2乗特性領域では出力端子の寄生容量と負荷容量とによりゲイン帯域積を最大化する最適寸法が解析的に求められるとともに、低電流の動作領域においても近似的に見積もることができることが示された。また、AB級増幅回路構成の導入でさらに消費電流を低減できる可能性が示された。