低電圧CMOSディジタル回路の特性バラツキ補償技術の構築(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
詳細
低電圧CMOSディジタル回路において,しきい値電圧のバラツキは回路特性を大きく変動させる.そこで本稿では,CMOSディジタル回路の特性バラツキをオンチップで補正する集積回路技術を提案する.この回路技術は,回路動作のバラツキの原因となるオン電流のバラツキを,プロセス変動バラツキに強いリファレンス電流に規定することでディジタル回路の特性バラツキを抑制する.提案回路は,温度変動による動作バラツキにも適応可能である.この回路を0.35μm CMOSパラメータにより設計を行い,SPICEシミュレーションにより補正動作を確認した.また,モンテカルロ解析により提案回路の有効性を確認した.本提案回路技術を適用することで,ディジタル回路の遅延時間バラツキを約65%補正可能である.これにより歩留まりの向上や設計動作マージンの緩和が期待できる.
