ディジタル/アナログ再構成可能プロセッサにおけるアナログ部の試作と評価

抄録

組込み向けSOCの更なる高性能化、省電力化、開発コストの削減を達成するために、ディジタル・アナログ混載再構成可能プロセッサ(MSRP)の適用を提案する。MSRPは応用や実装によらず統一的なディジタル・アナログ混載ハードウェアの枠組みを提供する。よって、設計者は統一的な設計環境上でMSRPにディジタル・アナログ混載SOCを構築でき、設計コストを削減し得る。さらに、応用ごとに最適な回路を構成すれば、高性能化と省電力化も成し得る。MSRPのチップ化に先立ち個別部品によるアナログ部を試作し、応用ごとに最適なアナログ回路への動的再構成が消費電力へ与える効果と再構成時間の検討結果について報告する。