VLSIレイアウト自動設計におけるI/O境界制約下でのフロアプラニング

抄録

近年の半導体集積化技術の向上に伴い，超大規模集積回路（VLSI）のレイアウトの自動設計技術が注目され，盛んに研究されている．それらの研究の多くは，チップ総面積と総配線長の最小化，最長クリティカルパスの最短化などに対する最適化を目的として行われている．一方，配置の制約条件のひとつとして，I/O（Input/Output）の関係により，あるモジュールがチップの境界に配置される必要がある．これをI/O境界制約問題と呼ぶ．本論文では，I/O境界制約を考慮したフロアプラニングを提案する．また，I/O境界制約を満たさない解をdecodingしないため，VLSIレイアウトの自動設計効率の向上にも寄与することができる．