抵抗付加法によるプリント配線板電源層からの放射雑音低減　-３次元解析による抵抗付加位置の検討-

抄録

近年，情報化社会の発展に伴い，LSIの高速動作化が進んでいる．その結果，ICの高速スイッチング動作時に生じる電源雑音やそれに起因し発生する放射雑音が問題となっている．放射雑音を低減する方法として，コンデンサ付加方法や電磁吸収体を使用した方法が検討されている．本研究室では，基板周辺部に整合用の抵抗を付加することにより放射雑音を低減する方法を提案し，その有効性についてシミュレーションを用いた検討を進めている．これまでに，有効性を確認するとともに，電源層形状の影響等を明らかにしてきた．本稿では，抵抗付加位置の最適化について述べる．