プリント配線板電源層からの放射雑音低減方法の検討；穴あき電源層における雑音発生位置の影響

抄録

情報化社会の進展に伴い，素子の高速化や高密度実装が進んでいる．それによりLSIの高速スイッチング動作時に生じる電源雑音や，それに起因して生じる放射雑音が問題となっている．本研究では，抵抗付加法を提案し，放射雑音低減の検討を行っている．抵抗付加法では，基板端部の電源層間に整合用の抵抗を付加し，雑音の反射を低減し放射雑音を低減する．これまでに電源層エッジ形状の影響評価や抵抗値，付加位置の最適化検討を行った．今回は，電源層上に穴が開いている場合の雑音発生位置の影響評価を行った．その結果，位置関係が雑音の増減に影響することがわかった．