パケット解析ソフトウェアのFPGAオフロードによる性能改善検証

抄録

近年、AI、IoT、クラウドといった技術動向を背景に、ネットワークを流れるトラフィック量は飛躍的に増大している。また、回線速度も100GbEを超え400GbEへと更に高帯域化している。従来、高度なパケット解析処理は、ソフトウェア(CPU)にて実現していたが、大容量・高帯域化するネットワークにおいて、CPUのみで解析を行うには性能的に限界がある。今回、性能改善施策の一手法として、ソフトウェアによる高度なパケット解析処理をハード(FPGA)へオフロードし、性能向上や、CPU負荷低減を図ったので、結果を報告する。