時間領域計装アンプの設計と解析

抄録

本論文では，時間領域計装アンプ (Time-Domain-based Instrumentation Amplifier: TDIA) の設計と解析について述べている．従来の計装アンプはオペアンプをベースに構成されている．一般に，計装アンプに用いられるオペアンプには高利得が求められる．しかし，CMOSプロセスの微細化に伴う出力インピーダンスの低下により，高利得を達成することは困難となっている．一方，TDIAではパルス幅変調器のような時間領域回路のアーキテクチャを用いている．そこで，TDIAの動作原理について詳細に解析し，設計および評価を行った．その結果，本回路はオープンループ利得が増幅器の出力インピーダンスに依存せず，さらに従来回路と比較して低電圧動作および低消費電力に適していることを確認した．