同一遅延を持つ独立経路ペアを用いたハードウェアトロイ検出テスト生成

抄録

近年、設計開発と製造流通の分業体制により、回路に機能障害などを引き起こすハードウェアトロイが挿入される可能性が高まり、回路の高信頼の確保が重要となった。ハードウェアトロイへの対策に、サイドチャネル解析による検出や、ハードウェアトロイが挿入されにくい回路設計などが検討されている。本稿では、独立経路ペアを用いたハードウェアトロイ検出テスト生成を提案する。提案手法では、ハードウェアトロイが挿入されたときの信号線の遅延量増加を利用する。設計段階で同じ遅延量の独立経路ペアを求め、それぞれに対しテストパターンを求める。検査対象回路でテストパターンペアを印加して遅延を測定し、ハードウェアトロイを検出する。