抄録
強誘電体不揮発性メモリ(FRAM or FeRAM)は市場への出荷開始後15年が経過した。現在は0.18 mテクノロジで量産されており，プロセス技術は着実に進歩しているが，基本的な信頼性評価技術や劣化現象(疲労，インプリント)のメカニズム解明などは十分に進んでいるとは言い難い。このような状況は，将来的にFRAMデバイスの発展にとって足枷となる可能性が高い。言うまでもなく，FRAMデバイスの要は強誘電体キャパシタである。テクノロジの進化とともにその微細化，薄膜化が要求されるが，デバイス動作に必要な電荷量，印加電界はほとんど変化しないため，キャパシタへのナノレベルの構造制御，信頼性確保が要求される。図１には，ＩＴＲＳ２００７年版のFRAMロードマップのキャパシタの面積と動作電圧を示す。たとえば2007年度(0.18 ｍデサインルール)においては、キャパシタ面積: 0.73 m2，動作電圧: 1.5 Vである。3年間後(3年間のtechnology scaling cycle)、面積がさらに小さくなるとともに低電圧化もいっそう進むことになる。特に低電圧化は，強誘電体の更なる薄膜化を要求するが，その結果，強誘電体/電極界面の割合の影響を飛躍的に増大させることになる。しかしながら，界面の微細構造と強誘電性などの電気特性との関係は必ずしも明確化されていない。本研究では，このような課題を抱えつつも着実に進歩しているFRAM技術を紹介し，材料開発の新しい可能性と将来に向けた展望について報告する。
