CeO₂砥粒を用いた90nm世代以降のSTI-CMPプロセス

抄録

90nm世代以降の半導体製造プロセスではSTI-CMPに対し、より高い平坦性が要求される。当社は、CeO₂を砥粒とした段差緩和性能の高いスラリーを用いることで、STI-CMP後の段差をチップ内で20nm以下に抑えることに成功した。本発表では、CeO₂を砥粒としたプロセスと、従来のSiO₂を砥粒としたプロセスを比較することで、CeO₂プロセスのSiO₂プロセスに対する優位性、及び問題点を報告する。