遺伝的アルゴリズムを用いた線形変換回路の遅延時間・回路規模最適化

抄録

線形変換回路はDCT・DFTなど様々な変換において使われている回路であり、遅延時間・回路規模をできるだけ削減する合成手法が望まれる。従来法では、回路規模の削減は可能であったが遅延時間については考慮していなかった。そこで本研究では、遺伝的アルゴリズムを用い、線形変換回路の回路規模の制約を考慮した遅延時間最適化を提案する。