抄録
デバイスの高速・高機能化、小型・軽量化を目指し、シリコン基板を3次元方向に積層した素子によるシステムの高密度実装技術が求められている。われわれは、シリコン基板にアスペクト比10の貫通孔を形成し、その内壁に酸化膜を形成後、金属を充填することによって表裏を電気的に接続したシリコン貫通配線基板を開発した。本貫通配線基板は、1チップ（5mm角）あたり84本（約20000本/wafer）の貫通配線を有し、充填金属にAu-Sn（80wt％）を用いた構造になっている。これら貫通配線をデイジーチェーンで結び、貫通配線の電気特性およびシリコン基板との絶縁耐圧を評価した。
