電気学会論文誌C(電子・情報・システム部門誌)
Online ISSN : 1348-8155
Print ISSN : 0385-4221
ISSN-L : 0385-4221
<ソフトウェア・情報処理>
回路評価回路の並列化手続きとしての性質について
清野 克宏田中 賢
著者情報
キーワード: 回路評価回路, NC, P, P完全問題
ジャーナル フリー

2006 年 126 巻 2 号 p. 290-294

詳細
抄録
It is shown here that if NC=P, NC hierarchy collapses. We give two proofs for it. From the point of view of circuit for circuit evaluation, the assumption NC=P implies that any polynomial size circuit can be transduced into a polynomial size and poly-log depth circuit. Such a parallelization property can be applied not only for uniform circuits but also for non uniform circuits. This interesting property suggests that the assumption NC=P would be false.
著者関連情報
© 電気学会 2006
前の記事 次の記事
feedback
Top