スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

抄録

多チャネル並列伝送時のチャネル間遅延調整やLSIテスタ等の試験・評価用機器等への適用が可能な10Gbit/sデータタイミング生成ICに対して、スペクトル変換を用いたジッタ低減化回路を適用することにより出力ジッタを従来構成の1/3まで低減した。7ps peak-to-peakのジッタを持つ10Gbit/sの擬似ランダムパターン入力に対して本ICで2nsの付加遅延を加えた場合の出力ジッタは12ps peak-to-peakである。この低ジッタ特性は、Non Return to Zero(NRZ)信号が持つ周波数スペクトルのデータパターン依存性をスペクトル変換により小さくすることにより実現したものである。0.25μm SiGe BiCMOSプロセスで試作した本ICの消費電力は2.5W、電源電圧は3.3Vである。