抄録
多相クロック生成部にゲート制御発振器を採用したオーバーサンプリング方式によるバーストモードCDR(Clock and Data Recovery)構成を提案する.多相クロックが受信データに位相同期して生成されるため,多相クロックの相数を半減しても,従来構成によるオーバーサンプリング方式とほぼ等しい最大識別位相誤差およびデータ歪み耐力が得られることを示す.多相クロック相数が半減できることによって,オーバーサンプリング方式による10Gbps級光アクセスシステム用のバーストモードCDRが,現状の半導体集積化技術でも実現可能な動作速度で設計可能となる.