抄録
近年，LSIの高速化・高機能化が進み，１チップあたりの端子数が増加している．これに伴い，LSIを搭載する配線板は高密度化が必要である．しかし，高密度化とともに線路間のクロストークが問題となる．本研究室では，マイクロストリップ線路における遠端クロストーク低減を目的に，線路間にコンデンサを付加する方法の検討を進めている．これまでに，断面構造解析や実測により，不平衡・平衡伝送を問わず低減可能であること確認してきた．今回は，チップコンデンサ付加の影響について，3次元電磁界解析により評価し，伝送特性に与える影響を評価した．
