抄録
近年、プロセスの微細化に伴い高性能なオペアンプの実現が困難となっている。これにより、オペアンプを必要としない逐次比較型ADC（SAR ADC）が注目されており、この高性能化に向けた研究を行った。従来のSAR ADCには、変換時に判定を誤る可能性があることと、判定を誤ったとしても後で補正できないという２つの問題点がある。そこで、変換動作に冗長性を持たせることで変換時の誤判定を低減させ、また、従来方式である２進探索法ではなく非２進探索法を用いることで判定後の補正を可能にした。その結果、消費電力の低下及び、性能指数の向上に成功した。
