FG-MOSFETを用いた4値アキュムレータの設計

抄録

近年の半導体微細加工技術の発展に伴い，LSI内の配線量の増加が問題となっている。この問題の解決手段の一つとして，多値論理システムが提案されている。我々は，標準CMOSプロセスで製造可能なFloating Gate(FG)-MOSFETを用いた多値論理回路で情報を処理するシステムの実現を目標としている。このシステムの一つとして現在は加算，減算，乗算を行う4値マイクロコンピュータの設計を行なっている。本発表では，この4値マイコンで演算結果を一時格納するためのユニットとして用いる4値アキュムレータの設計を行い，HSPICEを用いたシミュレーションから目標とする動作を行なっていることを確認した。