抄録
本研究室では、Floating Gate(FG)-MOSFETという可変閾値特性を有する素子を用いて多値論理回路の設計を行っている。多値論理を用いることで、同じ情報量を扱う場合における配線量の削減が見込める。現在、FG-MOSFETを用いた多値論理システムの実現を目標としている。本報告では4値ALUの算術演算部に用いる四則演算回路（加算、減算、乗算、除算）の設計を行った。回路構成は、回路規模が大きい除算器を基本とし、共通化を図ることで回路規模の縮小を実現した。演算の切り替えは、パストランジスタを用いて制御信号により回路構成を変更することで実現した。提案回路の動作確認、周波数特性の検討を行った。
