抄録
近年，回路の高機能化・高性能化に伴い配線量の増大による回路規模の増加が問題となっている。この問題を解決する方法のひとつとして，多値論理システムの適用を検討している。本研究室ではFG-MOSFETを用いた4値論理回路が設計されている。しかし，4値ALUに組み込むことを想定した場合，トランジスタ数が多く，回路構成が大きくなることが問題となる。これまでに，差動対を用いることでトランジスタ数が従来の回路に比べ少ない4値AND回路・OR回路を提案した。本報告では，提案した回路の出力波形のオーバーシュート，アンダーシュートや信号遅延の原因を調べ，信号の同期をとることで出力波形の改善を行った。
