Si貫通ビア技術と3次元積層IC化への展開

抄録

シリコンチップを積層して高密度の集積回路を実現するシリコン貫通電極は，3次元実装の重要技術として期待されている．数年にわたって世界的な開発が続いていたが，ようやく実用化が始まった．チップ内に微細な縦方向の伝導路を形成するために，従来の半導体ウェーハプロセスに加えて深堀イオンエッチング，ウェーハ薄化，ビア絶縁膜，ビアフィルめっき，電極形成，マイクロバンプ，ダイボンディングなどの微細加工関連技術が総合的に使用されている．