Ni-Znフェライト薄膜を成膜したFET型トランジスタのメモリ動作への実現

抄録

FET型トランジスタのS-D間を流れる電流と強磁性体の磁束密度によって発生するローレンツカを用いることでS-D間の電流の制御を試みている。MOSFET基板上にNi-Znフェライト、Fe薄膜をKrFエキシマレーザー、YAGレーザーを用いたPLD法で作製をした。本研究ではゲート付近上により多くの磁力線を集める構造体として、ゲートの両脇に対向パターン、回路パターンと称する磁性体構造を提案した。さらにこれら2つのパターンのゲート直上にSiO₂を除去してNi-Znフェライト[100nm]を成膜した構造体を作製した。作製されたトランジスタについては0.4∼0.6Tの外部磁場で磁化反転させてId-Vd特性を測定した。