3Dスタックデバイスの製造工程におけるTSV内レジスト成膜に関する研究

抄録

小型化、高性能化を実現する３次元スタック構造の半導体デバイスにおいて、貫通電極形成のニーズがある。本手法では、直径数十μm、深さ数百μmのTSV(Through Silicon via)にレジストを成膜する必要があるが、その技術は未だ確立されていない。本研究ではこの技術確立のためレジストを微小液滴化し、孔壁面に成膜を可能とする回転霧化式スプレーを利用した成膜方法を提案する。