量産検査コスト削減を目的としたテスト時間短縮法の実践的有効性の検証(電子デバイスの信頼性技術)
2010 年 32 巻 7 号 p. 468-477
詳細
2010 年 32 巻 7 号 p. 468-477
大規模集積回路(VLSI:Very Large Scale Integrated circuit)の設計で重要なことを端的に表現すれば,開発期間,機能と性能,消費電力,コスト(チップ面積,歩留まり,テスト時間など)と品質の全体最適解を求めることである.これらの各課題は,他の課題の向上を阻害する要因を秘めている.この最適解が設計上流の早い段階で求まることがさらに重要である.特に,テスト時間と品質を早い時期に予測することは,かなり困難な作業である.本論では,各種テスト時間短縮法の有効性を検証して,検査コスト削減策の策定の一助としたい.
