FPGAを用いた複数定数乗算回路の最適設計の高速化

抄録

複数定数乗算（MCM）回路を最小コストで設計する問題は、NP完全問題として知られており、GAなどの組合せ最適化アルゴリズムを用いた手法が提案されている。しかし、ソフトウェア実装では、設計規模が大きくなると最適化に膨大な時間がかかるという問題がある。本研究の目的は、回路設計のための回路合成手法と最適化のためのGAを、ハードウェアに特化したアルゴリズムとしてFPGAに実装し、MCM回路の最適設計を高速化することである。