暗号回路のFPGA実装とその評価

抄録

一般的に，DES回路のような暗号回路をFPGAに実装する場合，面積やI/O端子数を削減することが重要である。 そこで本研究では，暗号回路の実装時における端子数の削減方法や面積の削減方法について，FPGAへの実装実験を通して検討する。