抄録
我々はグラフェンのチャネル材料としての高いポテンシャルに着目し、次世代CMOSチャネル候補として大面積基板上での成長技術やFETトランジスタ作製プロセス開発を行ってきた。今回は、原子層堆積法や蒸着法などの異なる方式で作製した絶縁膜とグラフェンの界面電子状態を硬X線光電子分光により調べることで、現在想定し得るゲート絶縁膜候補材料とグラフェン界面での電子状態から絶縁膜としての適性の検討を行い、グラフェン直上には SiO2 を絶縁膜として堆積することが望ましく、その上に別途 High-k 等の絶縁膜を堆積すれば良いことが判明した。今後さらなる検討を行いグラフェンFET作製プロセスの最適化を推し進める予定である。