抄録
近年、雑音除去技術の高性能化に伴う演算時間の増加という問題が生じている。演算時間の短縮には、コンピュータの高性能化や演算処理の並列化が考えられる。本研究では、リアルタイム雑音除去処理をハードウェアによる並列処理で実現可能であるか検討を行っている。雑音除去アルゴリズムの雑音推定は周波数解析を用いるため、入力信号を時間領域から周波数領域に変換する必要がある。時間領域から周波数領域への変換方法はいくつかあるが、高速フーリエ変換を用いる。現在、FPGA上に高速フーリエ変換を実装する方法の検討を行っている。本発表ではハードウェアによる音声処理と、検討を行った高速フーリエ変換の実装方法について述べる。
