3進数を用いた8bitセグメント型容量DACの開発

抄録

近年、無線センサーネットワークを始めとする低消費電力アプリケーションの要求が高まり、低消費電力動作が可能な容量DAC(Digital-to-Analog Converter)が注目を浴びている。本報告では容量DACで一般的に用いられているセグメント方式に3進数を応用した方式を提案する。この方式を用いることにより必要なキャパシタ数を削減でき、DACの高精度化・小型化・高速化が可能となる。実際に0.18μm TSMC CMOSプロセスを用いて8-bit DACのチップ試作・評価を行い、従来方式と比較して性能の向上を確認した。