抄録
近年、LSI内部の配線量の増加やクロストークなどの問題を改善するため多値論理回路が提案されている．本研究室では以前、多値論理回路の一つである4値半加算器をFloating Gate(FG)-MOSインバータ回路を応用して設計した。しかし、この4値半加算器に用いるFG-MOSインバータ回路はLSIを製造する際に生じる素子ばらつきの影響を受け、正常動作を補償することができない。そこで本研究では、素子ばらつきの一つである製造時MOS閾値電圧のばらつきに着目し、4値半加算器に用いるFG-MOSインバータ回路においてこのばらつきの影響を低減できる回路の設計を行った。そして、モンテカルロ解析を用いて低減効果の確認を行った。
