4値加算器における生成回路部分の比較

抄録

近年の半導体微細加工技術の発展に伴い，LSI内の配線量の増加が問題となっている。この問題の解決手段として，多値論理システムが提案されている。我々は，標準CMOSプロセスで製造可能なFloating Gate(FG)-MOSFETを用いて多値論理回路の設計を行っている。本報告では,4値加算器における2値信号から4値信号への変換部分の生成回路をパストランジスタ及び(FG)-MOSFETを用いてそれぞれ設計し，Hspiceで動作・シミュレーションをした後，レイアウト設計を行った。これらの結果をもとに面積，トランジスタ数,回路的な特徴等の比較を行い，これらの回路の欠点と改善策について検討提案を行う。