主催: 電気・情報関係学会九州支部連合大会委員会
会議名: 平成28年度電気・情報関係学会九州支部連合大会
回次: 69
開催地: 宮崎大学
開催日: 2016/09/27 - 2016/09/28
半導体素子の低消費電力化は低電源電圧化で可能である。しかし、アナログ回路にとって低電圧化は動作に大きな影響を与える。コンパレータはアナログ回路であるが、その機能を完全なデジタル回路で置き換えることができれば、0.4 V以下の低電圧でも動作させることが可能となる。これまで冗長構成したインバータにコンパレータの検討を行ってきており、Verilog-HDLによる自動化設計により全デジタル回路で実現し、モンテカルロシミュレーションにより動作を確認している。さらなる、低消費電力化のため、従来の電源電圧0.4 Vから半減した0.2 Vでの動作を検討した。その結果、等価的な参照電圧は0.11 Vであり、ばらつきの度合いである標準偏差は約0.6 mVであった。