エレクトロニクス実装学会誌

変わる基板，変わらない検査～インサーキット検査はなぜなくらないか？～

山嵜浩

エレクトロニクス実装学会誌
2023年 26 巻 2 号 203-210
発行日: 2023/03/01
公開日: 2023/03/01

DOI https://doi.org/10.5104/jiep.26.203

ジャーナル認証あり

PDF形式でダウンロード (1890K)
ベアボード検査結果のデータ解析手法と，そのインサーキットテストへの応用

久保田雄

エレクトロニクス実装学会誌
2019年 22 巻 4 号 279-283
発行日: 2019/07/01
公開日: 2019/07/01

DOI https://doi.org/10.5104/jiep.22.279

ジャーナルフリー

PDF形式でダウンロード (1036K)
部品内蔵基板の電気検査～検査に何が求められているのか～

満木秀彦

エレクトロニクス実装学会誌
2017年 20 巻 3 号 130-134
発行日: 2017年
公開日: 2017/08/01

DOI https://doi.org/10.5104/jiep.20.130

ジャーナルフリー

PDF形式でダウンロード (1399K)
部品内蔵基板の電気検査～試作から量産まで～

山嵜浩

エレクトロニクス実装学会誌
2014年 17 巻 5 号 426-430
発行日: 2014年
公開日: 2014/11/08

DOI https://doi.org/10.5104/jiep.17.426

ジャーナルフリー

PDF形式でダウンロード (1370K)
エレクトロニクス実装検査ロードマップ

山嵜浩

エレクトロニクス実装学会誌
2011年 14 巻 2 号 80-84
発行日: 2011/03/01
公開日: 2011/10/10

DOI https://doi.org/10.5104/jiep.14.80

ジャーナルフリー

PDF形式でダウンロード (869K)
複素誘電率の異方性を改善した液晶ポリマーフィルムの特性と応用

砂本辰也, 小野寺稔

エレクトロニクス実装学会誌
2015年 18 巻 5 号 316-318
発行日: 2015年
公開日: 2015/11/01

DOI https://doi.org/10.5104/jiep.18.316

ジャーナルフリー

PDF形式でダウンロード (1305K)
Sn-Zn-Bi系鉛フリーはんだとCu電極との界面反応現象の解明

柳川博人, 今村武史, 井出英一, 廣瀬明夫, 小林紘二郎

エレクトロニクス実装学会誌
2004年 7 巻 1 号 47-53
発行日: 2004/01/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.7.47

ジャーナルフリー

抄録を表示する抄録を非表示にする

鉛フリーはんだのうち, 今後の開発が必要とされる低融点はんだであるSn-
8
Zn-
3
BiはんだとCu電極との界面反応に及ぼすめっきの影響について明らかにするために, 基礎実験としてSn-
8
Zn-
3
Biはんだにめっきの成分であるAg, Bi, Cu, Pbを添加し, これらの作製はんだをCu板に時間と温度を変化させてソルダリングし, 界面反応層およびその成長過程を調査した。また, リフローソルダリング後に高温放置試験を行い, 同様に評価を行った。その結果, Agを添加したはんだを用いた場合において, リフロー過程および高温放置過程のいずれにおいても界面反応層の成長が抑制されることがわかった。
抄録全体を表示

PDF形式でダウンロード (8410K)
FPC関連=液晶ポリマー

小野寺稔

エレクトロニクス実装学会誌
2005年 8 巻 2 号 90-94
発行日: 2005/03/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.8.90

ジャーナルフリー

PDF形式でダウンロード (598K)
Microvia Technology Trends: Product Boards and IC Packages

E
. Jan VARDAMAN

エレクトロニクス実装学会誌
1999年 2 巻 6 号 503-505
発行日: 1999/10/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.2.503

ジャーナルフリー

抄録を表示する抄録を非表示にする

マイクロビア技術は, 国によりビルドアップ, 逐次積層 (SBU) , 高密度コネクト (HDI) 等呼び方が変わるが, ファインラインアンドスペース, 微小ビアによる高密度基板技術のことである。マイクロビア技術は, ビア径150μmφ以下, パッド径350μmφで定義。マイクロビア技術の, 2つの市場すなわち, 基板, ICパッケージの需要動向について記述。また, マイクロビア技術の将来として, 到達するであろうライン/スペース, ビア径/パッド径についても記載。マイクロビア技術は, 将来ますます用途が広がり, 生産量も増え, 価格も下がってくるだろう。
抄録全体を表示

PDF形式でダウンロード (2365K)
Semiconductor Packaging Roadmaps from Around the World

E
.Jan VARDAMAN

エレクトロニクス実装学会誌
1998年 1 巻 1 号 16-18
発行日: 1998/04/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.1.16

ジャーナルフリー

PDF形式でダウンロード (2081K)
多層プリント配線板における電源・グラウンド解析

八木貴弘, 芳賀知

エレクトロニクス実装学会誌
2009年 12 巻 3 号 186-189
発行日: 2009/05/01
公開日: 2010/05/30

DOI https://doi.org/10.5104/jiep.12.186

ジャーナルフリー

PDF形式でダウンロード (1036K)
太陽光発電糸を用いた太陽光発電テキスタイルの開発

増田敦士, 辻尭宏, 中田仗祐, 稲川郁夫, 中村英稔, 大谷聡一郎, 吉岡隆一

エレクトロニクス実装学会誌
2018年 21 巻 3 号 240-243
発行日: 2018/05/01
公開日: 2018/05/01

DOI https://doi.org/10.5104/jiep.21.240

ジャーナルフリー

抄録を表示する抄録を非表示にする

For smart textiles applications, textile compatible power supplies are required to ensure autonomous operation. Inspired by textile technologies, we have already developed an energy harvesting yarn where the spherical solar cell array is arranged in parallel. In this report, we show a new photovoltaic textile that weaves the energy harvesting yarn with the fabric weft, and some of its properties.

抄録全体を表示

PDF形式でダウンロード (923K)
テキスタイル加工に適した太陽光発電糸の開発

増田敦士, 村上哲彦, 笹口典央, 辻尭宏, 中田仗祐, 稲川郁夫, 中村英稔, 大谷聡一郎

エレクトロニクス実装学会誌
2017年 20 巻 4 号 228-230
発行日: 2017年
公開日: 2017/08/30

DOI https://doi.org/10.5104/jiep.20.228

ジャーナルフリー

抄録を表示する抄録を非表示にする

For smart textiles applications, textile compatible power supplies have been highly anticipated to ensure autonomous operation. Inspired by textile technologies, we have successfully prototyped an energy harvesting yarn with a spherical solar cell array arranged in parallel.
抄録全体を表示

PDF形式でダウンロード (1458K)
学会教育事業のニーズとシーズ

小山亮平

エレクトロニクス実装学会誌
2011年 14 巻 2 号 P2
発行日: 2011/03/01
公開日: 2011/10/10

DOI https://doi.org/10.5104/jiep.14.P2

ジャーナルフリー

PDF形式でダウンロード (551K)
The Computation of Radiated Emissions from Computer Chip and Packages

Bruce ARCHAMBEAULT, Albert
E
. RUEHLI

エレクトロニクス実装学会誌
1998年 1 巻 6 号 457-460
発行日: 1998/11/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.1.457

ジャーナルフリー

抄録を表示する抄録を非表示にする

VLSIチップおよびパッケージのEMCに関する問題についていくつかの例をあげ, それぞれの問題についてモデリングの方法を示した。解析する問題の種類により, 利用すべきモデリング技術が異なるため, 与えられたモデルを, あるモデリング技術の適用が最適になるように分割し, 複数のモデリング技術を用いて解析を行う方法 (Multi-stage Modeling) について言及した。正しくEMIのモデリングを行うためには, 種類の異なるいくつかのモデリング技術が必要であり, 問題に合わせて使うべき技術を選択しなければならない。
抄録全体を表示

PDF形式でダウンロード (591K)
福井県における
e
-テキスタイルの取り組み事例紹介

佐治栄治, 増田敦士

エレクトロニクス実装学会誌
2013年 16 巻 2 号 86-89
発行日: 2013年
公開日: 2013/06/01

DOI https://doi.org/10.5104/jiep.16.86

ジャーナルフリー

PDF形式でダウンロード (1541K)
e
-テキスタイル製品開発の要素技術と開発の現状

堀照夫

エレクトロニクス実装学会誌
2020年 23 巻 5 号 316-325
発行日: 2020/08/01
公開日: 2020/08/01

DOI https://doi.org/10.5104/jiep.23.316

ジャーナルフリー

PDF形式でダウンロード (1624K)
高温保持によるSn-Zn系鉛フリーはんだとCu接合部の微細組織変化

金槿銖, 金迎奄, 菅沼克昭, 中嶋英雄

エレクトロニクス実装学会誌
2002年 5 巻 7 号 666-671
発行日: 2002/11/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.5.666

ジャーナルフリー

抄録を表示する抄録を非表示にする

Sn-Zn系はんだとCuとの界面反応について, 125, 135, 150℃で高温保持により組織の変化を調べた。Sn-
8
Zn-
3
BiとSn-
9
Zn/Cu接合体の場合, 高温保持の初期段階では, 界面反応層は平坦に成長するが, 時間の経過と共にすべての温度で凹凸になった。界面の
Cu₅Zn₈
層とはんだ内部の
Cu₅Zn₈
相は, 多量のCuがはんだ側に拡散することで形成される。Zn相の
Cu₅Zn₈
相への変化は, すべての温度でSn-
9
ZnよりSn-
8
Zn-
3
Bi/Cuが早い。長時間保持するとはんだと界面反応層の間に多数のボイドの形成が観察される。なお, 界面反応層とCuの間に, Snの逆拡散によるSn-Cu相とSn相が形成する。一方, Sn-20ZnとSn-30Zn/Cu接合体では長時間の高温保持でもボイドや異常界面の形成が少なく, 比較的安定した界面構造を維持する。
抄録全体を表示

PDF形式でダウンロード (10267K)
SnPbめっきと鉛フリーはんだとの低融点反応層の再溶解温度測定

山直樹, 内田清隆, 上田絵理子

エレクトロニクス実装学会誌
2005年 8 巻 2 号 144-149
発行日: 2005/03/01
公開日: 2010/03/18

DOI https://doi.org/10.5104/jiep.8.144

ジャーナルフリー

抄録を表示する抄録を非表示にする

LSI suppliers have been making strong efforts to introduce LSI packages with lead free plating terminals. But, gull wing lead LSI packages still use Sn-Pb plating. Many papers report that the combination of Sn-Ag-Cu solder paste and Sn-Pb plating develops a low temperature layer on PWB copper pads and causes pad peel-off in the wave soldering process. This failure appears conspicuously in the case of low temperature solder alloys containing Bi such as Sn-Zn-Bi and Sn-Ag-In-Bi. This paper examines the composition of the low temperature layer and the peel-off limit temperature using an EPMA (Electron Probe Micro Analyzer), simulation software for the phase diagram, and an actual tensile test. As a result, the required control temperature for wave and selective soldering process is clarified.
抄録全体を表示

PDF形式でダウンロード (2998K)
高速流めっき法による短時間Cu貫通電極形成および電極の微細組織

門田裕行, 菅野龍一, 伊藤雅彦, 大貫仁

エレクトロニクス実装学会誌
2011年 14 巻 6 号 513-518
発行日: 2011/09/01
公開日: 2012/03/01

DOI https://doi.org/10.5104/jiep.14.513

ジャーナルフリー

抄録を表示する抄録を非表示にする

We have established a plating condition which shortens the plating time for through-electrode silicon vias with 10 μm diameters and 70 μm depths within an
8
-inch wafer from 90 min to 60 min. We evaluated the microstructures after annealing as a function of plating conditions. It is found that the grain size of the plating films formed with conventional, i.
e
., high-pulse current density and low-duty cycle pulse conditions, are smaller than those for high-speed solution flow plating films. We also showed clearly that the diamond pyramid hardness number (H_v) of through-electrode Cu plating films is proportional to the square of the reciprocal of the grain size (d).
抄録全体を表示

PDF形式でダウンロード (1760K)

J-STAGEへの登録はこちら（無料）