高速伝送基板におけるVia構造とその近傍配線が伝送損失に与える影響

抄録

高速伝送用のプリント配線板は，さらなる高速化に対応するため，低誘電材料や表皮効果の改善に加えて，電磁ノイズを最小限にする配線方法の検討が不可欠となっている。このため，スルーホールを中心としたVia構造と近傍配線の配置に起因する反射やクロストークなどによる損失，さらにはCPUパッケージ基板のコア部のVia構造も踏まえた損失の低減化の検討が必要である。本研究では，これらの高速伝送基板の配線設計において，信号Viaを中心としたその近傍の配線構造に依存する伝送損失の影響をシミュレーションによって検討した。