近年, 集積回路技術の進歩と共に, ディープサブミクロン時代に入ってきた。半導体内だけでなく, プリント回路板上での高密度実装も実現され, いわゆるSoC (System on Chip) /SiP (System in Package) レベルでの円滑な設計が求められている。今後, さらに, ボードレベル, 筐体レベル, 機器レベルでの設計自動化技術とその統合化, および円滑な実装技術への適用が望まれる。設計/実装レベルを1) LSI, 2) ボード, 3) 筐体/機器と3つのレベルに分けた場合, それぞれのレベルで次のような設計が重要となる。
1) LSIレベル: RTL, 論理, タイミング, 回路, レイアウト
2) ボードレベル: タイミング, レイアウト, EMI, 熱, 機械
3) 筐体/機器レベル: EMI, 熱, 機械
それぞれのレベルにおける設計自動化とレベルを横断した設計環境の統合化が必要となる。残念ながら, 設計自動化とその統合化を目指したフレームワークの構築に関しては, LSIレベルでは進んでいるもののその他のレベルでは, 未開発というのが現状である。このような現状に対して, 各種のシミュレーション技術が発展途上である。LSI分野においてもそうであったように, 他の分野においても, まず, シミュレーション技術が先行し, その後, 各種の設計自動化ツールが発展するものと考えられる。さらに, すべてのレベルでのシームレスな設計統合化環境を構築するためには, データの1元化, あるいは, モデル記述方式の統一化が不可欠となろう。これら一連の統合化環境構築に対して, シミュレーション, 自動配置配線, 自動合成の順序で発展しできたLSI分野での進化が今後の参考となる。
LSIレベルからボードレベルへ, さらに, ボードレベルから筐体/機器レベルへの統合化環境の拡張に伴い, 3次元CADとの統合が必須となる。例えば, 回路シミュレーションで業界標準となっているSPICEでは, 素子間の結線情報とデバイスパラメータを入力の基本としており, 一部のモデルを除いて3次元という概念がない。一方, PCBや筐体の解析では, 詳細なシグナルインテグリティ, EMI, 熱, メカの各解析において, 3次元解析が不可欠である。一般的に, 3次元解析では, 取り扱うデータ量, 計算量共に膨大となるため, まずは2.5次元的な解析手法からやがて3次元解析へと発展すると考えられる。そのための計算機資源の有効活用と新しい解析技術の開発が望まれる。一方で, 解析結果のマクロモデル化やその設計自動化への利用技術に関する研究が不可欠となろう。例えば, ボード解析においては, LSI内の詳細な解析結果をそのままの形で利用することは困難であり, また, 実用上, 意味のないこともしばしばである。したがって, 通常, IBISモデルが利用されるが, ボード解析の詳細度によったモデルの開発や電源回りの新しいモデル化技術の開発も必須となる。異なるレベルでの設計自動化を統合するためには, 各レベルの抽象度の異なるモデルを1元化して扱う必要があるため・柔軟性に富んだモデル記述方式が必要となる。ここでもLSIレベルでのハードウエア記述言語の発展過程が今後の参考となろう。
設計自動化への道は険しい壁がいくつもあるといえる。自動化以前の問題として, 設計のノウハウを蓄積することですら困難である。熟練のエンジニアの持つノウハウを蓄積し, それらをデータベース化したり, デザインルールチェッカへの組み込みを充実することでCAD化することが先決であり, 設計自動化は, その次の段階であろう。将来的には, 設計データのIP化がなされることで, 大幅な設計効率の向上が期待される。
