近年, 集積回路技術の進歩と共に, ディープサブミクロン時代に入ってきた。半導体内だけでなく, プリント回路板上での高密度実装も実現され, いわゆるSoC (System on Chip) /SiP (System in Package) レベルでの円滑な設計が求められている。今後, さらに, ボードレベル, 筐体レベル, 機器レベルでの設計自動化技術とその統合化, および円滑な実装技術への適用が望まれる。設計/実装レベルを1) LSI, 2) ボード, 3) 筐体/機器と3つのレベルに分けた場合, それぞれのレベルで次のような設計が重要となる。
1) LSIレベル: RTL, 論理, タイミング, 回路, レイアウト
2) ボードレベル: タイミング, レイアウト, EMI, 熱, 機械
3) 筐体/機器レベル: EMI, 熱, 機械
それぞれのレベルにおける設計自動化とレベルを横断した設計環境の統合化が必要となる。残念ながら, 設計自動化とその統合化を目指したフレームワークの構築に関しては, LSIレベルでは進んでいるもののその他のレベルでは, 未開発というのが現状である。このような現状に対して, 各種のシミュレーション技術が発展途上である。LSI分野においてもそうであったように, 他の分野においても, まず, シミュレーション技術が先行し, その後, 各種の設計自動化ツールが発展するものと考えられる。さらに, すべてのレベルでのシームレスな設計統合化環境を構築するためには, データの1元化, あるいは, モデル記述方式の統一化が不可欠となろう。これら一連の統合化環境構築に対して, シミュレーション, 自動配置配線, 自動合成の順序で発展しできたLSI分野での進化が今後の参考となる。
LSIレベルからボードレベルへ, さらに, ボードレベルから筐体/機器レベルへの統合化環境の拡張に伴い, 3次元CADとの統合が必須となる。例えば, 回路シミュレーションで業界標準となっているSPICEでは, 素子間の結線情報とデバイスパラメータを入力の基本としており, 一部のモデルを除いて3次元という概念がない。一方, PCBや筐体の解析では, 詳細なシグナルインテグリティ, EMI, 熱, メカの各解析において, 3次元解析が不可欠である。一般的に, 3次元解析では, 取り扱うデータ量, 計算量共に膨大となるため, まずは2.5次元的な解析手法からやがて3次元解析へと発展すると考えられる。そのための計算機資源の有効活用と新しい解析技術の開発が望まれる。一方で, 解析結果のマクロモデル化やその設計自動化への利用技術に関する研究が不可欠となろう。例えば, ボード解析においては, LSI内の詳細な解析結果をそのままの形で利用することは困難であり, また, 実用上, 意味のないこともしばしばである。したがって, 通常, IBISモデルが利用されるが, ボード解析の詳細度によったモデルの開発や電源回りの新しいモデル化技術の開発も必須となる。異なるレベルでの設計自動化を統合するためには, 各レベルの抽象度の異なるモデルを1元化して扱う必要があるため・柔軟性に富んだモデル記述方式が必要となる。ここでもLSIレベルでのハードウエア記述言語の発展過程が今後の参考となろう。
設計自動化への道は険しい壁がいくつもあるといえる。自動化以前の問題として, 設計のノウハウを蓄積することですら困難である。熟練のエンジニアの持つノウハウを蓄積し, それらをデータベース化したり, デザインルールチェッカへの組み込みを充実することでCAD化することが先決であり, 設計自動化は, その次の段階であろう。将来的には, 設計データのIP化がなされることで, 大幅な設計効率の向上が期待される。

抄録全体を表示

3次元積層LSIにおいては, Siチップを貫通する20μmピッチのCu貫通電極間を, 微細バンプにより高精度にフリップチップ接合する技術が適用される。一般に超音波接合技術は低温低荷重接合に適した接合プロセスとして知られている。本報では微細電解めっきAuバンプを用い, チップオンチップ (COC) 構造における20μmピッチ低温接合について基礎検証を行った。まずスパッタAu皮膜上の基本的な接合性を評価し, 超音波の印加とAu表面の清浄化が接合性に大きく影響することがわかった。次に無電解Ni/Au皮膜上の接合性を評価し, プルテストによる接合強度の評価結果から接合強度が得られることを確認した。さらに20μmピッチで形成した微細電解めっきAuバンプと無電解Ni/Auバンプを用い, 接合断面の解析により, 超音波フリップチップによる微細接合の可能性を見出した。上記の基礎評価から得られた結果は, 高密度, 高機能な3次元実装の実現に向け適用していく。今後の課題は最適な接合プロセスの選定と微細超音波接合における信頼性の確立である。

抄録全体を表示

光通信モジュールの実装組立において, コストダウンと生産性の面からパッシブアライメント方式が求められている。このときの実装精度はサブミクロン台が要求されるが, 従来の実装装置では±5μmと精度上の限界があった。本稿では, パッシブアライメント方式のボンダーにおいて, 高精度実装を達成させるたあに実施した, LD素子とシリコン基板のそれぞれの対向する電極面につけられた基準マークの認識精度向上対策, 振動対策, 熱膨張対策それぞれについて報告する。特に熱膨張対策については, 室温や装置温度が1℃変化すると1μmの割で実装ずれを生じるが, この温度変化による誤差を補償するキャリブレーション方法を開発した。実際の実装精度の検証結果についても報告する。

抄録全体を表示

電解銅箔は, (100) 上でマクロステップの沿面成長により成長する。ゼラチンのみを加えた電解銅箔は (111) 配向であり, 三角錐型の結晶である。またCl^-のみ, ゼラチンとCl^-を加えた電解銅箔は (110) 配向であり, 三角柱型の結晶である。いずれも (100) 上で成長しているマクロステップが存在する。電解銅箔は (100) で沿面成長することより, (111) 配向では基板と斜め方向に, (110) 配向では垂直方向に成長する。そのため断面組織は, (111) 配向では結晶粒が不連続な粒状結晶, (110) 配向では結晶粒が上下方向に連なった柱状結晶となる。また表面粗さは (111) 配向では小さく, (110) 配向では大きくなる。

抄録全体を表示

Cu合金薄板上のAgあっきに超音波熱圧着接合したAuワイヤについて, 接合後の熱処理がワイヤボンディング部の分離性に及ぼす影響を調査し, ワイヤの分離手法をCSPのパッケージング工程中に導入する位置について検討を行った。その結果, 接合温度が低いほど接合強度が小さくなり, 接合強度と接触面積とは直線関係にあることが明らかとなった。さらに, ワイヤボンディング後に熱処理を行うと, 接合強度は増加した後で飽和する傾向を示し, 比較的早い段階から接合部における分離性を妨げる方向に作用することが明らかとなった。以上得られた知見から, CSPのパッケージング工程においてはできるだけ低温でワイヤボンディングを行い, モールド成型後のポストキュア直前に基板を引きはがしてワイヤを分離させるプロセスが適していると考えられる。

抄録全体を表示

携帯機器に搭載するLSIパッケージのBGAはんだ接続部の落下衝撃信頼性評価技術を確立するたあ, 姿勢制御機構を設けた落下衝撃試験装置を試作し, 種々の条件下で落下試験を行い, 基板ひずみとはんだ接続部の断線発生寿命の関係を測定した。その結果, 落下衝撃によるはんだ接続部の断線発生回数は, 実装基板厚が異なっても基板ひずみによって一義的に評価できることを明らかにした。また, 信頼性評価に線形損傷則を適用することで最も厳しい試験である水平方向単独の試験で6面落下と等価になる信頼性試験が可能であることを示した。今回評価に使用したFan-outタイプパッケージの落下衝撃信頼性は, はんだペースト材には依存しないが, はんだボール組成の影響は認められた。

抄録全体を表示

携帯情報端末機器に用いる電子部品は, LSIチップ, 金属などの弾性体と接着剤, FR-4基板などの粘弾性体で構成されている。この電子部品に生ずる熱残留応力や反り変形挙動を構成材料の形状寸法の面から理論的に検討した。具体的には, LSIチップと接着剤およびFR-4基板からなる粘弾性積層体を対象として, 熱残留応力や反り変形挙動に及ぼす層構成の影響を熱粘弾性解析した。その結果, 積層体に生じる熱残留応力や反り変形挙動は構成材料の厚さ寸法の組み合わせや熱負荷条件により大きく変化すること, また, 熱残留応力が極大値を示す層構成の組み合わせが存在することを定量的に明らかにした。

抄録全体を表示

By suddenly expansion of the internet communications, signal capacity of communication systems has grown rapidly and the speed of each IC using in the communication systems has been faster, and then the power density of the IC has become lager. On the other hand, the assemble density of IC has been rapidly increased, for example, in the WDM communication systems. So the thermal dissipation performance of the package has become more important. We developed a new concept metal base package using CVD diamond, which has the highest thermal conductivity of all materials, for the 10 Gbps EA driver IC. This IC is one of the most power consumption and highest speed using the light communication. Although the FET temperature of the diamond package reduce to the same as that of a conventional package, we could the size of the diamond package could decreased by 60% in comparison with that of a conventional package. We also ensured that the electrical performance of the diamond package was equivalent to that of the conventional package.

抄録全体を表示