今日, プリント配線板 (PWB) や大規模集積回路 (LSI) におけるディジタルシステムは高機能化, 複雑化および多品種化がますます進展している。それに伴いディジタルシステムの設計もコンピュータ支援のCAD/CAMやHDLなどが広く利用されている。このような高度な設計手法の開発の反面, ディジタルシステムの重要部分である論理回路設計の基礎的な理論や技術の開発も要求されてきている。これらの状況から本論文は, あまり議論がなされていない可変順序回路の設計についての基礎的考察とHDLを用いた自動合成について述べる。複数の順序回路に可変できる論理回路はしばしば利用されており, マルチプレクサを用いた方法が使われているが, いまだに効率的な構成法は確立されていない。本論では, 可変順序回路の基本的構成を述べ, そして順序回路設計における状態割当てと可変するための制御割当てとの関係において, 共通項を多く生成することにより簡単化が行えることを示す。これらの有効性を証明するための比較実験の結果を述べる。また, これらの結果を用いてHDLによる可変順序回路の自動合成について述べる。
抄録全体を表示