エレクトロニクス実装学会誌

実装応力に起因した半導体デバイスの電気特性変動について，応力効果を考慮したデバイスシミュレーションによる評価を行った。その際，ゲート長さが異なる3種類（ゲート長さ：24 μm，0.8 μm，85 nm）のnMOSFETに対して，デバイス内部の微細構造に起因する応力分布の影響を考慮した。DC特性値の変動をシミュレーションした結果，デバイス内部の応力分布を考慮した場合の変動率の方が，公称応力値（チップ表面の応力値）に対する変動率よりも小さくなった。デバイスの微細構造に起因するチャネル領域の残留応力が，デバイスの電気特性に有意な影響を及ぼすことを示した。

抄録全体を表示

半導体デバイスやMEMS用のセンサには，ニッケルめっきが多く用いられ，低応力や高硬度なめっき皮膜が求められている。これらに適したニッケルめっきは，低内部応力，高抗張力を有するスルファミン酸ニッケル浴である。そこで，スルファミン酸ニッケル浴を基本浴とし，電流密度，浴pH，温度，金属塩濃度を変化させ，めっき皮膜物性に及ぼす影響を調査した。その結果，金属塩濃度が，めっき皮膜物性に大きく影響を与えることを確認した。金属塩濃度を50.0 g/dm³まで低下させた場合，硬度が459 Hv，抗張力が1,306 MPaと著しく向上した。また，MEMSとしてカンチレバー型プローブへのめっきを行い，その特性を評価した。

抄録全体を表示

抄録を表示する抄録を非表示にする

銅めっきによるビアフィリングは，プリント配線板や三次元実装に広く使われている。電気銅めっきによるビアフィリングは，促進剤や抑制剤などの添加剤を用い，すでに検討されている。ビアフィリングの埋め込みメカニズムは，いくつか提案されている。しかしながら，ビアホールにおけるめっきの結晶成長は，詳細に検討されていない。本論文では，ビアホールの埋め込み過程を経時的に観察する方法やめっきの結晶組織の観察を行った。めっきの結晶方位測定は後方散乱電子線回折装置，結晶形態は透過型電子顕微鏡により分析した。多層めっきやパルスめっきにより，ホール上部ではめっき析出が抑制，底部では促進され，ビアフィリングのめっき成長過程を観察することができた。無電解ニッケルめっき層を挿入する方法では，フィリング性に変化が出てしまうのに対して，短時間のパルスめっきを挿入する方法では，フィリング性や結晶成長に大きな影響を与えることなくめっき成長の途中経過を観察できた。

抄録全体を表示

PDF形式でダウンロード (2938K)

J-STAGEへの登録はこちら（無料）