磁気記録は，情報の蓄積手段として活用されるようになってからこれまでの間，数々の革新的技術の導入により実現可能な記録密度を飛躍的に向上させてきた。薄膜プロセスを利用した磁気ヘッドならびに媒体の開発，磁気抵抗効果型素子を利用した磁気ヘッドの高感度化，垂直磁気記録方式の実現などにより現在ではテラバイト級の記録が可能となっている。今後も半導体レーザ素子やマイクロ波発振素子を利用したエネルギアシスト技術の導入により，垂直記録で実現可能な記録密度はさらに向上するものと期待されている。本稿では，ビッグデータを収容する重要なデバイスであるハードディスクに焦点を当て，その技術革新の歴史と今後の見通しを展望する。

抄録全体を表示

通信トラフィックの急激な大容量化に伴い，データセンタにおけるルータおよびサーバの大容量化が加速している。現在，数十メートルのラック間接続においても高速化を実現するために，従来の同軸ケーブルを用いた電気ケーブルに変わって，アクティブ光ケーブルが採用されており，その市場は急激に成長している。一方，次世代のボード間の高密度光インタコネクションでは，並列光モジュールをPCB上に高密度に実装する形態を有しており，数年度に急激に市場が立ち上がると予想されている。われわれは，AOCと高密度光インタコネクションに要求される実装形態に対応するために，はんだ実装が可能かつ，電気プラガブルインタフェースを用いてリプレースが可能な並列光モジュールの開発を行った。また，われわれは，高速変調，信頼性の向上，低消費電力化において優位点を有する1,060 nm VCSELを用いた光インタコネクションを提案しており， 伝送性能に関する優位性も報告してきた。特に，光リンクの消費電力では，駆動温度範囲において，6.4 mW/Gbit/s以下を実現した。さらに，実用化に向けて，1,060 nm 10 Gbit/s×12 ch並列光モジュールのはんだ実装性を検証し，信頼性試験を実施した。その結果，良好な特性を確認し，実導入が可能であると判定された。

抄録全体を表示

スーパーコンピュータ「京」は2011年6月の性能ランキングであるTOP500において世界一を獲得。この達成は，高性能なCPUだけでなく，CPUを高密度に実装する筐体技術，CPU間の高速データ伝送を実現する接続技術，信頼性を高める冷却技術によるところも大きい。本稿では，「京」に適用した配線板技術について解説する。

抄録全体を表示

近年の高速シリアル伝送に使われるデバイスは5 Gbpsを超えるものがあり，高速回路のプリント配線板(PCB)設計に関する新しい技術がいくつか紹介されている。しかしながら，実際に採用するにはその効果と詳細なメカニズムを把握する必要がある。ここではチップ部品の実装用パッド直下のグラウンド面の銅箔を削除するという技術に着目して，その効果と詳細なメカニズムを検証し，プリント配線板の層構成や材質に対応した設計方法を提案した。検証には，モーメント法電磁界解析シミュレータ(Sonnet EM)を用いてSパラメータ，電流分布，放射特性を解析した。また，テスト基板のSパラメータを測定し効果を確認した。

抄録全体を表示

近年，地球温暖化の抑制と省エネルギを達成するために，パワーモジュールが輸送機器のみならず家庭電化製品にも普及しつつある。これらの半導体パッケージは，高電圧・大電流で駆動されるため大面積セラミックス基板がCu製のヒートシンクに搭載される。本論文においては，ボイド低減を可能とする接合プロセスを開発した。スリットで分割されたパッドに高融点ソルダバンプを形成したセラミックス基板を，低融点ソルダペーストを印刷したCuヒートシンクに搭載し，リフローすることで接合を完了する。その結果，この接合部は従来法に比較してボイドが少なくなることがわかった。さらに，X線動画観察により，本手法においてボイドが消失していくメカニズムを明らかにした。

抄録全体を表示

フェムト秒レーザを用いて，石英ガラス表面にナノサイズの微細構造を形成できることが知られているが，加工制御性や加工安定性には，まだ課題がある。さらに，加工が可能なエネルギの閾値近傍の条件で，銅薄膜を介してレーザ光を照射して銅薄膜と石英を同時にアブレーション加工することで，容易に微細構造を形成できる方法も知られている。しかしながら，銅が表面に堆積された石英ガラスにフェムト秒レーザ光を照射する際，銅がどのような影響を及ぼしているのかというメカニズムは，まだ解明されていなかった。われわれは，今回，表面に形成された銅ナノ粒子を介しても，フェムト秒レーザ光を照射することで，石英表面を微細加工できることを確認した。さらに，そのメカニズムとして，フェムト秒レーザ光照射の際，石英ガラスと銅ナノ粒子の界面で表面プラズモンが生成されることにより，アブレーションが効率よく生じることを解明した。また，ナノ構造の加工深さが，銅ナノ粒子の体積に依存していることを明らかにした。

抄録全体を表示

This paper presents a practical method of drift-diffusion device simulation in order to evaluate the effects of mechanical stress on n-type silicon semiconductor devices. The device simulation incorporates an electron mobility model for considering the effects of mechanical stress. In our previous study, the changes in relative populations and momentum relaxation times (intervalley scattering) of electrons in conduction-band valleys were modeled in the electron mobility model. In this study, we added modeling of the change in the effective mass of electrons as a means of considering the effects of uniaxial stress. Stress-induced variations of electrical characteristics on nMOSFETs are evaluated using a device simulation including the proposed electron mobility model. Then, the electron mobility model and the simulation method are verified by comparing them with experimental results. It is demonstrated that experimental results can be reasonably estimated using this simulation method. In other words, the device simulation including the proposed electron mobility model can determine the uniaxial-load-direction dependence of the stress sensitivity of the change in electrical characteristics. To improve the accuracy of our simulation method, necessary improvements in the electron mobility model are identified.

抄録全体を表示