エレクトロニクス実装学会誌

2.1D/2.5D実装向けのチップ間を接続する微細配線について，高信頼性を目的としたわれわれの開発技術を紹介する。われわれは今までに，有機絶縁膜上にセミアディティブ法を用いて L/S = 1/1 μm までの微細なCu配線を形成し，その高信頼性について検証してきた。今回，半導体プロセスを応用し，高温高湿下においても Cu の腐食や拡散を防止し高信頼性を実現できるメタルキャップバリア配線構造を見出すことで，L/S = 1/1 μm配線の信頼性要求を満たす事に成功した。このキャップバリアは自身が酸化することで不動態膜を形成し，Cu配線の腐食を防止するメカニズムであり，CoWPを用いる事で，より高い信頼性を実現することが可能である。

抄録全体を表示

抄録を表示する抄録を非表示にする

フリップチップ実装は，最も高密度化に適した実装技術である。そして，デバイスの高集積化に伴い，はんだバンプの微小化や端子ピッチの狭小化が進み，特に半導体チップが3次元に積層された3次元集積化デバイスやシリコンインターポーザーやガラスインターポーザー上に複数の半導体チップが並列に並ぶ2.5次元集積化デバイスでは，これまでとは比較にならないほどの微小化が要求されている。しかし，この微小化に対応できるバンプ形成技術や実装技術が確立されていないのが現状である。本稿は，バンプの微小化に柔軟に対応できる可能性を秘めた新しいはんだバンプ形成技術の実用化に向けた技術報告である。この工法は，溶融はんだインジェクション法によるバンプ形成技術であるため，はんだバンプの微小化に有利であり，はんだ組成の自由度は高い。しかし，高温下で作業を行う必要があるため，高温下で安定した性能を有する装置や高耐熱レジストマスク材料が必要不可欠となる。ここでは，実用化に向けて行ってきたさまざまな技術課題に対する取り組みや微小バンプ化に向けた評価状況を紹介する。

抄録全体を表示

PDF形式でダウンロード (2625K)

Basic solder-paste printer performance evaluation considers to what extent the solder paste loaded in the metal mask opening is transferred to the pad surface of a printed circuit board without losing shape or quantity.
The resistance of the solder paste against the wall surface of the metal mask opening greatly influences the results of the transfer, but traditionally, there has been no way to ascertain this resistance as a numerical value.
To address this problem, we developed a rheology analyzer that can evaluate printability by simulating the flow of the solder paste in the metal mask opening and measuring the resistance of the solder paste against the wall surface of the opening.
As a result, it is now possible to ascertain how the transfer quantity of subject materials changes with the pressure applied at the time of printing as a numerical value.

抄録全体を表示

J-STAGEへの登録はこちら（無料）