巻号一覧
前身誌
25.54
選択された号の論文の15件中1～15を表示しています
- |<
- <
- 1
- >
- >|
-
原稿種別: 表紙
p. Cover1-
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーPDF形式でダウンロード (12K) -
原稿種別: 目次
p. Toc1-
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーPDF形式でダウンロード (64K) -
村坂 佳隆, 永田 真, 西森 陽一, 森江 隆, 岩田 穆原稿種別: 本文
セッションID: IPU2001-52
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー基板のモデル化方法としてF行列を用いた基板等価回路作成法, 及び雑音注入モデルとしてコンパクトな時分割寄生容量列モデルを用いたチップレベルの基板雑音解析手法を開発した。本手法を用いることにより, 高速で精度の高い基板雑音波形の評価をおこなうことができる。通常のCMOS及び低雑音理論方式のディジタル回路を搭載した0.6μmCMOS, 4.5mm角の評価チップに対し基板雑音波形の解析を行った。解析精度は100ps-100μV分解能の実測結果と比較し, 平均で10%程度であった。抄録全体を表示PDF形式でダウンロード (853K) -
永田 真, 大本 貴文, 村坂 佳隆, 森江 隆, 岩田 穆原稿種別: 本文
セッションID: IPU2001-53
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー0.25-μm, 2.5-V CMOS技術を用いて活性化率制御雑音源およびアレイ型高線形基板電位検出回路を設計・試作し、論理配置密度/活性化率を制御した基板雑音測定を実現し、大規模CMOSデジタル回路における基板/電源雑音の発生過程と電源/グラウンド配線寄生素子の効果を明らかにした。電源/グラウンド配線に空間分布する寄生インピーダンスにより雑音発生に局所性が生じる。一方、論理回路の寄生容量成分は電荷溜として雑音振幅を低減する作用を示すが、その効果は寄生インピーダンスにより遮蔽される。抄録全体を表示PDF形式でダウンロード (837K) -
高尾 英邦, 伊奈 史恵, 堂坂 利彰, 澤田 和明, 石田 誠原稿種別: 本文
セッションID: IPU2001-54
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー本論文では、耐高温環境センサ等のインターフェース部に用いることができるSOI-CMOS演算増幅回路の高精度化について報告する。温度変化の激しい環境におけるアナログ信号処理の精度を向上させるため、Autozero機構を用いて増幅器特性を常時安定化している。まずAutozero機構を改良することで、クロックフィードスルーによるオフセット補償誤差を大きく低減した。また、高温時の接合リーク電流によるオフセット補償電荷の損失を防ぐ回路構成を考案した。試作回路を評価した結果、フィードスルー雑音は通常の約20%に低減された。また、室温から200℃までの広い温度範囲において、オフセットドリフトは1mV以内に抑えられた。抄録全体を表示PDF形式でダウンロード (951K) -
中北 将人, 佐々木 守原稿種別: 本文
セッションID: IPU2001-55
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー電流モード・アナログ回路は, ディジタルCMOSプロセスによるアナログ・ディジタル混載LSIの構成要素として注目を集めている.離散時間回路の基本ブロックである電流メモリにAB級動作を導入することで, チャージインジェクションや素子雑音の低減が可能であることを報告した[6].また, ゲート接地電流ミラーが広帯域の2次低減通過特性で近似できることを利用して, それらの縦続接続で高次の連続時間フィルタが実現できることを示した[7].本稿では, 1.5μm n-well CMOSプロセスを用いた, (1)AB級動作の電流メモリを用いた逐次比較形AD変換器, (2)ゲート接地電流ミラーの縦続接続による6次低減通過形ベッセルフィルタの2つのICの試作および評価結果を報告する.抄録全体を表示PDF形式でダウンロード (816K) -
松澤 昭原稿種別: 本文
セッションID: IPU2001-56
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーアナ・デジ混載LSI設計技術を概説した。最初にアナログCMOS回路設計法の重要ポイントを述べ、特にVTミスマッチや1/fノイズなど、高品質設計に不可欠な課題への対応を示した。次ぎに回路の高速化に伴い、配線間の相互結合や基板ロスの効果が増大することを指摘し、プレ・ポストレイアウト設計検証が重要であることを示した。更にアナ・デジ混載LSIはアナログ回路とデジタル回路を同時に最適化することが必要なため、SPICEとアナ・デジ混在機能記述による混在シミュレーションが必須であることを指摘した。また、EMIやノイズ解析の必要性を示した。最後にトランジスタと受動素子の特性抽出と設計への反映、これらパラメータの管理の必要性を訴えた。抄録全体を表示PDF形式でダウンロード (853K) -
佐々木 守原稿種別: 本文
セッションID: IPU2001-57
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー電流モード・アナログ回路は, ディジタルCMOSプロセスによるアナログ・ディジタル混載LSIの構成要素として注目を集めている.そこで、ゲート接地電流ミラーが、MOSFETの遮断周波数に近い広帯域の2次低減通過特性で近似できること、それらを縦続接続することで高次低域通過フィルタが実現できることを報告した。しかし、リード チャネルICなどの波形等化フィルタとして応用するためには、(ゲイン)ブーストを実現するため零点を導入しなければならない。本稿では、波形等化フィルタへの応用を可能にする零点の導入法を提案する。また、アナログ・ディジタル混載回路での使用を考慮して、完全差動化を行う。設計例として, 0.35μmCMOSプロセスを用いて, 800Mb/sディジタル伝送システムの波形等化を目的に、遮断周波数400MHz2次ブースト8次低域通過ベッセルフィルタを設計する.HSPICEシミュレーションによって設計した高次フィルタの特性(ゲイン偏差 < 0.14dB, 遅延偏差 < 1.5%, THD(400MHz)< 0.5%, 消費電力45mW, チップ占有面積0.05mm^2)を確認した。抄録全体を表示PDF形式でダウンロード (797K) -
和田 和千, 田所 嘉昭原稿種別: 本文
セッションID: IPU2001-58
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーソースフォロワにおける基盤効果による誤差を低減するための回路を提案している.構成が簡単であるなど有利な点が多いソースフォロワの特長を活かせるように, 従来のソースフォロワで一定電位に固定されていた端子を適切に制御することで特性を改善するという指針に基づいている.そして, 参照用のソースフォロワを設け, 誤差を検出する回路の出力で制御を行なう原理を提案している.また, 誤差検出と制御のための回路に望まれる特性を解析により導くとともに, 回路の簡単化のために所望の特性を近似して構成している.理想的なレベルシフト回路が必要とされる例として, 電圧-電流変換を線形化する回路技術に提案回路を適用し, シミュレーションにより歪みが小さくなることを確認している.抄録全体を表示PDF形式でダウンロード (724K) -
宮武 茂博, 宮本 勝, 石田 耕一, 森本 隆史, 政木 康生, 田邊 英樹原稿種別: 本文
セッションID: IPU2001-59
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー縦縞状の固定パターン雑音を発生しない新規な方式-水平読み出し方式-を用いたCMOS Active Pixel Image Sensor(APS)について報告する.CMOS APSの固定パターン雑音には, 画素間の閾値電圧のバラツキに起因するものと, 列読み出し機構に起因するものとの2種類がある.前者は将来的にはプロセスの改良とともに検知できなくなるレベルまで低減できる可能性があるが, 後者は垂直方向に相関のある雑音となるため目立ちやすい.従来のCMOS APSでは, 各画素には列選択トランジスタがあって, 信号線は垂直に設けられていたのに対し, 水平読み出し方式では, 各画素に行選択トランジスタが設けられ, 信号線は水平に配置される.試作した320×240画素イメージセンサは, 縦縞状, 横縞状の固定パターン雑音を一切発生しなかった.抄録全体を表示PDF形式でダウンロード (925K) -
太田 淳, 平井 隆夫, 香川 景一郎, 布下 正宏, 山田 雅史, 杉下 正蔵, 渡辺 國寛原稿種別: 本文
セッションID: IPU2001-60
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー蓄積モードで変調光の検出を可能とする振分け転送方式を提案し, 動作確認のため画素回路TEGを試作した.受光素子にはフォトゲートを用いた.100μW/cm^2の定常光下で5kHzの変調光を入射し差分動作を確認した.プロセス上フォトゲートの両サイドにできる寄生ソース・ドレイン領域が電荷転送のポケットとなり, 差分動作特性に影響を与えることが明らかになった.抄録全体を表示PDF形式でダウンロード (618K) -
川人 祥二, 河合 信宏, 田所 嘉昭原稿種別: 本文
セッションID: IPU2001-61
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーCMOSイメージセンサは, 低消費電力, 機能集積といった特徴だけでなく, 高感度な撮像デバイスとしても期待されている.CMOSイメージセンサにおいて, フォトダイオードに蓄積途中の信号電荷を非破壊に高速に読み出せる特徴を活かした, フレームオーバーサンプリングによる雑音抑圧手法を提案する.画素部から, 通常のビデオレートよりも高速なオーバーサンプリングレートで信号を読み出し, ディジタル積分器で積分しながらその出力を入力に負帰還させることによって高ゲインでの増幅が可能となり, さらに雑音成分が蓄積することなしに信号成分のみの積分を行うことができる.これらの特徴によって, 高ゲインのカラムアンプを用いることができるため, 広帯域アンプやA/D変換器の量子化雑音を低減できる.本手法の性能を検証するためにシミュレーションを行ったところ, オーバーサンプリング比Mに対して20log_<10>M[dB]のSNR改善効果を確認することができた.抄録全体を表示PDF形式でダウンロード (552K) -
若松 武, 猪木原 信幸, 浜本 隆之, 相澤 清晴原稿種別: 本文
セッションID: IPU2001-62
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーディジタルスマートイメージセンサのためのA/D変換方式について検討している.本稿では、新たに試作した横64×縦32画素からなるA/D変換イメージセンサについて報告する.本A/D変換方式は, 蓄積途中の画素値をセンサ上において繰り返し非破壊で読み出すことで, 上位ビットより2ビットずつ判定し, 合計4回で8ビットのA/D変換を行う.この際, 画素値の読み出し間隔を倍々間隔とし参照電位を大幅に削減する.本プロトタイプは, 列並列処理構成を用いて設計し, 2-poly 2-metal 0.8μm CMOSプロセスにて試作した.ここでは, プロトタイプチップの回路とレイアウト設計, アナログ及びディジタル動作検証について述べる.抄録全体を表示PDF形式でダウンロード (1233K) -
渡部 俊久, 大竹 浩, 後藤 正英, 国文 秀樹, 渡辺 敏英, 江上 典文, 谷岡 健吉原稿種別: 本文
セッションID: IPU2001-63
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリー固体HARP撮像素子への適用を目的として、高S/N信号読み出し回路を開発した。新しい読み出し回路は、電荷転送回路を利用した信号増倍回路とCDS回路から構成される。各列に配置された信号増幅回路は、光電変換部で発生した信号電荷を、それよりも小さな容量へ転送することで信号電圧を増幅する。プロトタイプチップを試作し、撮像実験を行った結果、従来のラインアンプ型読み出し回路を搭載した撮像素子に比べて、本回路では縦縞FPNが4dB、ランダム雑音が16dB改善できることがわかった。抄録全体を表示PDF形式でダウンロード (613K) -
原稿種別: 付録等
p. App1-
発行日: 2001/09/06
公開日: 2017/06/23
会議録・要旨集 フリーPDF形式でダウンロード (75K)
- |<
- <
- 1
- >
- >|