映像情報メディア学会技術報告
Online ISSN : 2424-1970
Print ISSN : 1342-6893
ISSN-L : 1342-6893
25.55
選択された号の論文の17件中1~17を表示しています
  • 原稿種別: 表紙
    p. Cover1-
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
  • 原稿種別: 目次
    p. Toc1-
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
  • 小林 春夫, 黒沢 直樹, 宮内 一行, 川上 愼也, 小暮 英行, 小室 貴紀, 酒寄 寛
    原稿種別: 本文
    セッションID: IPU2001-64
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    高速DA変換器ではタイミング誤差が精度劣化を引き起こす大きな問題となる。ここではサンプリング・クロック・ジッタとタイミング・スキューの2つのタイミングの問題を理論およびシミュレーションで解析した。クロック・ジッタによる出力誤差パワーの式を導出し、周波数特性への影響、SNRへの影響を明らかにした。また、タイミング・スキューにより生じるグリッチの周波数特性およびSNR, SFDRへの影響を調べた。
  • 河間 修一, 東 慎一郎, 飯塚 邦彦, 宮本 雅之, Daniel SENDEROWICZ
    原稿種別: 本文
    セッションID: IPU2001-65
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    LC無損失はしご形フィルタをシミュレートしたSCフィルタにおいて, 一部の積分回路に連続時間動作の機能も持たせることで, アンチェイリアシングフィルタを不要にした.これをW-CDMA受信機チャネル選択用のカットオフ周波数1.92MHz, 30.72MHzサンプリング5次カウアーローパスフィルタに適用, 0.35μmCMOSプロセスで試作した.試作チップの1.8V電源での消費電流は2.81mA, 面積は0.62mm^2であった.このフィルタはエイリアシングを40dB以上抑え, カットオフ周波数精度を無調整で±10%以内に収める.さらに-13.3dB〜16.4dBの可変利得機能と, オフセット補償機能を有する.入力に50mVのオフセットが印加された状態での最大出力オフセットは11mV以下であった.
  • 丸山 隆也, 金木 一生, 高橋 幸二, 佐藤 久恭, 伊賀 哲也, 加藤 直之
    原稿種別: 本文
    セッションID: IPU2001-66
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    送受信可変利得増幅器、直交変復調器、及び2系統のPLLを集積化したW-CDMA用1チップIF送受信IC。高ダイナミックレンジを得るために、受信系可変利得増幅器には新規回路を採用している。この利得可変レンジは110dBである。
  • 山路 隆文, 狩野 修男, 板倉 哲朗, 飯田 哲也
    原稿種別: 本文
    セッションID: IPU2001-67
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    携帯通信機器の中間周波数帯用の可変利得増幅器と直交復調器を0.25-μmルールのCMOSプロセスによって試作した.温度変動による利得の変化を避けるためにMOSトランジスタの弱反転領域を利用したマスタースレーブ方式の指数変換回路を提案し, 利得制御回路に適用した.また, 可変利得増幅器には, MOSトランジスタを2乗領域にバイアスした増幅器と弱反転領域にバイアスした増幅器を組み合わせることによって, 広範囲の可変利得特性を実現した.試作した回路は, 電源電圧2.5Vで, 80dB分の線形可変利得範囲を達成した.
  • 柴原 禎之, 小久保 優
    原稿種別: 本文
    セッションID: IPU2001-68
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    1V以下の低電圧で動作できるPLL方式の検討および試作評価を行なった。低しきい値プロセス適用時, 電圧制御発振器がリーク電流により発振し, 所定の周波数範囲を超える問題に対し, キャリブレーション方式による対策を適用した。0.18μmプロセスを用いて試作した結果, 電源電圧0.7V, 200MHz動作時において消費電力470μW, 収束時間10μs, cycle-to-cycleジッタ142psを達成した。また, 電源電圧0.7Vにおいて最大400MHz動作を確認した。
  • 宇賀神 守, 小舘 淳一, 束原 恒夫
    原稿種別: 本文
    セッションID: IPU2001-69
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    CMOS/SIMOX技術により2GHz動作のRF受信機を実現した。受信機はLNA、直交ミキサおよびオンチップPolyphaseフィルタから構成されている。ローカル信号に含まれる位相誤差を直交ミキサで補正することで49dBという高いイメージ抑圧比を達成した。単相/差動変換型アンプの電流源は、トランジスタとLCタンク回路をカスコード接続することで出力インピーダンスを増大させCMRRを向上した。試作した受信機は、電源電圧1V時に12mWという低電力で動作した。
  • 吉村 真一, 馬渕 圭司, 鈴木 亮司, 上野 貴久, 角 博文, 杉山 寿伸, 上田 和彦, 米本 和也
    原稿種別: 本文
    セッションID: IPU2001-70
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    CMOSイメージセンサにおける暗電流低減のため, フォトダイオードの埋め込み化を試みるとともに, 画素内トランジスタのしきい値電圧ばらつきによる固定パタンノイズ抑制のためCDS回路をひとつに集約したセンサアーキテクチャの開発に成功した.また, ビデオレートでの距離計測や動体検出といったアプリケーションを実現する192×124画素のCMOSイメージセンサを開発した.本センサは, カレントコピア回路によるフレームメモリとチョッパ型比較器等の演算部を画素並列に配置し, 最大48kframes/sのフレームレートで輝度の時間的変化を検出することが可能である.
  • 西尾 公裕, 大谷 真弘, 山田 仁, 高橋 哲, Amal Bandula Kariyawasam, 古川 雄三, 米津 宏雄
    原稿種別: 本文
    セッションID: IPU2001-71
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    本報告では、昆虫の視覚系に学び、物体の接近を検知する機能を実現するネットワークの提案とその集積回路化について述べる。バッタなどの視覚系では、網膜上に投影された物体の大きさとその拡大速度の情報から、物体の接近を検知している。SPICEを用いた回路シミュレーションによって、簡単な基本回路から構成されるネットワークは仮想的に与えた物体の接近を検知できることが確認できた。また、ネットワークは接近速度および接近方向も検知することができた。本ネットワークを基礎にして、より広範囲な三次元動き検出が可能になると期待される。
  • 池田 奈美子, 中西 衛, 藤井 孝治, 足立 卓也, 羽田野 孝裕, 重松 智志, 久良木 億
    原稿種別: 本文
    セッションID: IPU2001-72
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    コンパクトで高解像度の2次元プロセシングアレイに搭載可能な、新しい画像強調アルゴリズムを提案する。撮像された物体の細部構造が破壊されることを防ぐために、センシング画像を複数のブロックに分割し、ブロック毎に細部構造の破壊の有無を判定し、その判定に基づき最適な画像処理を選択する。指紋画像を例にしたシミュレーション結果から、提案手法による認証精度は、平滑化フィルタを用いた場合に比べ大幅に向上し、また高精度だが並列アーキテクチャには不向きなフーリエ変換を用いる手法と比べても、ほぼ同程度となった。本手法は、コンパクトな個人認証装置や物体認識システムを実現する、センシング回路と2次元のプロセシング回路とを一体化させた、1チップ指紋認証LSIやCMOSビジョンチップなどに適用できる。
  • 向坂 直久, 豊田 晴義, 田中 博, 水野 誠一郎, 中坊 嘉宏, 石川 正俊
    原稿種別: 本文
    セッションID: IPU2001-73
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    我々は、産業応用を視野に入れた"1msオーダーのフレームレートで画像の取得・処理・制御が可能なシステム"の実現を目指し、光検出器と処理装置が融合された高速な汎用視覚情報処理システムを提案・構築し、プロトタイプの実証実験を行ってきた。本システムは、高速読み出し可能な光センサ部(128x128画素、8ビット階調)と汎用画像処理が可能な並列演算処理部、及び制御部により構成される。本報告では、システムの小型化に必須となる並列演算処理部(演算素子数:128x128)の1チップ化を目指したチップ設計を行い、試作チップ(4x4素子)により駆動周波数・消費電力を評価した。さらに、並列演算素子(PE)の小型化を目指した設計改良を加え、PE1つの大きさを約150μm角(約500トランジスタ)に納めることに成功し、0.35μmCMOSプロセスを用いることで128x128素子を1チップ(21.99x22.0mm)に構成できることを確認した。
  • 根塚 智裕, 池田 誠, 浅田 邦博
    原稿種別: 本文
    セッションID: IPU2001-74
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    本稿では, シート状の能動光源を用いた3次元計測への応用に向けたセンサ面上における高速ポジション検出手法を提案する.提案する手法では, 画像中の輝点を行毎に並列に2分探索することにより, 輝点の座標を高速に取得する.行並列の2分探索の効率的な実現方式を検討し, 提案した手法を用いたセンサの設計を行った.サンセは, 128×128画素の画素アレイ, および制御回路を4.9mm×4.9mm角のチップに集積している.センサの設計は, 0.35um3層メタル2層ポリシリコンのCMOSプロセスを用いて行った.回路シミュレーションの結果から, センサは投射されたシート光の座標を最大700Mpoints/sの速度で検出できる.1024×1024画素に画素数が増えた場合においてもシート光を用いた3次元計測により最大1kRangeMaps/sの速度で距離画像を取得できる.
  • 長尾 祥一, 吉川 千里, 浜本 隆之, 相澤 清晴
    原稿種別: 本文
    セッションID: IPU2001-75
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    イメージセンサ上に画像処理回路を統合したスマートセンサとFPGAを用いた画像処理システムについて検討する。まず, 動画像圧縮センサの128×128画素プロトタイプチップを用い、動きの有無を示す1ビットのフラグ信号のみを処理し、単数/複数動物体の抽出、追跡処理を行う。また、動画像圧縮センサを2眼ステレオカメラとして用いることで、両眼における中心位置のズレより視差を求め、奥行き推定を行う。次に、A/D変換イメージセンサを用いて、ディジタル処理により動き領域を判定する方式について検討する。
  • 大池 祐輔, 池田 誠, 浅田 邦博
    原稿種別: 本文
    セッションID: IPU2001-76
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    光投影法による3次元計測では、撮像された画像内での投射光の座標を高速に検出する必要がある。特に高解像度な動画像の取得のように高フレームレートを要求されるシステムの実現は、CCDを用いた順次読み出し手法では困難である。1枚の3次元画像を得るのに必要な撮像回数を減らすためにシート光を用いるシステムがあるが、センサ面内の有意画素の増加によって従来のポジション検出回路では十分な高速検出が実現できない。また、シート光を用いたシステムではサブピクセル精度が低下する問題があり、多階調化による高精度化が望まれる。本稿では、シート光の高速検出と多階調化による高精度化を両立するために、センサ面上での行並列処理によるシート光の高精度高速検出手法とその回路構成を提案する。HSPICEによる回路シミュレーションの結果、256×256画素平面において多階調化による0.1ピクセル相当のサブピクセル精度と約17.8μsでのシート光検出という動画撮像可能な高フレームレートを実現できることを確認した。
  • 吉田 武一心, 福永 康弘, 高柳 功, 中村 淳一
    原稿種別: 本文
    セッションID: IPU2001-77
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
    CMOSセンサは、低消費電力・多機能性などの優れた特徴を持っており、CCDに代わる撮像デバイスとしてさまざまな分野での応用が期待されている。CMOSセンサの画質および感度を向上させるためには、おもに固定パターンノイズやリセットノイズといった特有のノイズや、プロセスに起因する暗電流を低減することが課題になる。本稿では、容量帰還によりリセットノイズを抑圧するCMOS-APSを提案する。この容量帰還型CMOS-APSの各画素は、フォトダイオード、4つのMOSトランジスタ、フィードバック容量およびバッファ容量で構成され、標準CMOSプロセスで作製可能である。また、試作した画素のリセットノイズは、従来構造の画素と比較して0.39倍に低減された。
  • 原稿種別: 付録等
    p. App1-
    発行日: 2001/09/07
    公開日: 2017/06/23
    会議録・要旨集 フリー
feedback
Top